1 引 言
借助于微电子技术的长足发展，以硅器件为基础的电力电子技术因大功率场效应晶体管（功率MOS）和绝缘栅双极晶体管（IGBT）等新型电力电子器件的全面应用而臻于成熟。目前，这些器件的开关性能已随其结构设计和制造工艺的相当完善而接近其由材料特性决定的理论极限，依靠硅器件继续完善和提高电力电子装置与系统性能的潜力已十分有限。于是，依靠新材料满足新一代电力电子装置与系统对器件性能的更高要求，早在世纪交替之前就在电力电子学界与技术界形成共识，对碳化硅电力电子器件的研究与开发也随之形成热点。
作为一种宽禁带半导体材料，碳化硅不但击穿电场强度高、热稳定性好，还具有载流子饱和漂移速度高、热导率高等特点，可以用来制造各种耐高温的高频大功率器件，应用于硅器件难以胜任的场合，或在一般应用中产生硅器件难以产生的效果。使用宽禁带材料可以提高器件的工作温度。6H- SiC 和 4H-SiC的禁带宽度分别高达3.0 eV 和 3.25 eV，相应的本征温度可高达800 °C以上；即就是禁带最窄的3C-SiC，其禁带宽度也在2.3eV左右。因此，用碳化硅做成的器件，其最高工作温度有可能超过600°C。功率开关器件的反向电压承受力与其漂移区（单极器件）或基区（双极器件）的长度和电阻率有关，而单极功率开关器件的通态比电阻又直接决定于漂移区的长度和电阻率，因而与其制造材料击穿电场强度的立方成反比。使用击穿电场强度高的材料制作高压功率开关，其电阻率不必选择太高，器件的漂移区或基区也不必太长。这样，不但其通态比电阻会大大降低，工作频率也会大大提高。碳化硅的击穿电场强度是硅的8倍，其电子饱和漂移速度也是硅的2倍，更有利于提高器件的工作频率，因而碳化硅单极功率开关不单是通态比电阻很低，其工作频率一般也要比硅器件高10倍以上。热导率高则使碳化硅器件可以在高温下长时间稳定工作。此外，碳化硅还是目前唯一可以用热氧化法生成高品质本体氧化物的化合物半导体。这使其也可以象硅一样用来制造MOSFET和IGBT这样的含有MOS结构的器件。除了电力电子技术，碳化硅的主要应用领域还包括高频电子学、高温电子学、以及传感器技术等。因此，包含微波电源在内的电力电子技术有可能从碳化硅材料的实用化得到的好处，就不仅仅是使用碳化硅功率开关器件对整机性能的改善，也包括材料的耐高温能力和化学稳定性通过集成信号采集与处理系统和智能控制系统对整机性能的改善，从而可以在恶劣环境中保持良好工作状态。
随着直径30mm左右的碳化硅片在1990年前后上市，以及高品质6H-SiC和4H-SiC 外延层生长技术紧随其后的成功应用，各种碳化硅功率器件的研究和开发即蓬勃开展起来。目前，各种功率器件都已证实可改用碳化硅来制造。尽管产量、成本、以及可靠性等问题仍对其商品化有所限制，但碳化硅器件替代硅器件的过程已经开始。美国的Cree公司和德国的Infineon公司（西门子集团）都已有耐压600V、电流10A或12A以下的碳化硅肖特基势垒二极管系列产品出售，一支4A器件目前售价仅4美圆。碳化硅肖特基势垒二极管投入市场，一下子将肖特基势垒二极管的应用范围从250V（砷化镓器件）提高到600V。同时，其高温特性特好，从室温到由管壳限定的175℃，反向漏电流几乎没有什么增加。若采用适当的管壳，这种新器件的工作温度可超过300℃。目前，许多公司已在其IGBT变频或逆变装置中用这种器件取代硅快恢复二极管，取得提高工作频率、大幅度降低开关损耗的明显效果，其总体效益远远超过碳化硅器件与硅器件的价差。要不了多少年，电力电子装置和系统的性能就会因为碳化硅器件的广泛应用而得到极大改善。
下面，就几种主要的碳化硅电力电子器件，从器件、材料和制造工艺的当前水平到存在的主要问题作一评述。
2 碳化硅电力电子器件
就应用要求而言，电力电子器件除了要尽可能降低静态和动态损耗而外，还要有尽可能高的承受浪涌电流（电流在数十毫秒的瞬间数倍于稳态值）的能力。 由于浪涌电流会引起器件结温的骤然升高，通态比电阻偏高的器件，其浪涌电流承受力注定非常低。由于单极功率器件的通态比电阻随其阻断电压的提高而迅速增大，硅功率MOS只在电压等级不超过100V时才具有较好的性能价格比。尽管硅 IGBT 在这方面有很大改进，但其开关速度比功率MOS低，不能满足高频应用的需要。 理论分析表明，用6H-SiC和4H-SiC制造功率MOS，其通态比电阻可以比同等级的硅功率MOS分别低100倍和2000倍。这就是说，如果用碳化硅制造单极器件，在阻断电压高达10 000 V的情况下，其通态压降还会比硅的双极器件低。而单极器件在工作频率等方面要优于双极器件，因而对碳化硅电力电子器件的研究开发比较集中于肖特基势垒二极管和MOSFET，并取得较大进展；但双极晶体管和晶闸管之类的双极器件，特别是PIN二极管也相当受重视，进展也很快。
2.1 碳化硅肖特基势垒二极管（SBD）
许多金属，例如镍（Ni）金 （Au）、铂 （Pt）、钯（Pd）、钛 （Ti）、钴 （Co） 等，都可与碳化硅形成肖特基势垒接触，其势垒高度一般在1eV以上。据报道，Au/4H-SiC接触的势垒高度可达1.73 eV ，Ti/4H-SiC接触的高度也有1.1 eV。6H-SiC的肖特基势垒高度变化范围较宽，最低只有0.5 eV，最高可达1.7 eV。
美国北卡州立大学功率半导体研究中心（PSRC）于1992年最先报道了全世界首次研制成功的6H-SiC肖特基势垒二极管，其阻断电压为400V。在他们1994年的报道中，阻断电压提高到1000V，接近其理论设计值。随后，对碳化硅肖特基势垒二极管的研发活动扩展到欧洲和亚洲，使用材料扩大到4H-SiC，阻断电压也有很大提高。
由于高电压下碳化硅的肖特基势垒比硅薄，进一步提高碳化硅肖特基势垒二极管的阻断电压就会受到隧穿势垒的反向漏电流的限制。计算表明，对一个高度为1eV 的典型碳化硅肖特基势垒，与碳化硅临界击穿电场3MVcm-1相对应的最高击穿电压下的势垒宽度只有3 nm 左右。这正好是发生电子隧穿的典型宽度。为了充分发挥碳化硅临界击穿电场强度高的优势，可采用如图1所示的pn结肖特基势垒复合结构（简称JBS或MPS）来排除隧穿电流对实现最高阻断电压的限制。这种结构原本是对硅器件提出来的。由于pn结的势垒高度与半导体的禁带宽度有关，而肖特基势垒高度只决定于金属与半导体的功函数差，因而这两种势垒的高度之差对宽禁带半导体来说可以很大。这样，当JBS器件正偏置时，肖特基势垒区可因势垒低而首先进入导通状态，成为器件的主导，而pn结则因开启电压较高而基本不起作用；但在反偏状态，pn结正好可以发挥其高势垒的作用，在高反压下以迅速扩展的耗尽区为肖特基势垒屏蔽强电场，从而使反向漏电流大幅度下降。JBS与单纯肖特基势垒二极管一样，仍然是一种多数载流子器件，其反向恢复时间可降低到几个纳秒，只有硅快速二极管和碳化硅高压pn结二极管的十分之一。
JBS目前的困难在于p型碳化硅的欧姆接触较难形成，因为用离子注入法对碳化硅进行p型掺杂需要很高的退火温度，在碳化硅中很难形成p+区。采用Baliga提出的凹槽肖特基势垒二极管 （TSBS） 结构可以获得与JBS类似的效果，却可避免p型掺杂。在碳化硅外延层的表面和表层凹槽的表面分别用功函数不同的两种金属形成高低不同的肖特基势垒。低势垒接触在表面，高势垒接触在凹槽表面，后者为前者起削弱反向电场的作用。实验表明，如果这两种接触的势垒高度以及台面宽度和凹槽深度搭配得当，器件的反向漏电流可以大大降低。
目前，对大功率碳化硅肖特基势垒二极管的研究开发已达到小面积（直径0.5 mm以下）器件的反向阻断电压超过4000 V，大面积（直径超过1 mm）器件也能达到1000 V左右的水平。例如，在2001年中已有140A/800V 4H-SiC JBS的报导。在同年的另一报导中，反向电压高达1200V的4H-SiC肖特基势垒二极管已做到直径3mm，其正向电流密度高达300 Acm-2，而相应的正向压降只有2V。
2.2 碳化硅场效应器件
碳化硅功率MOSFET在结构上与硅功率MOSFET没有太大区别，一般也都采用DMOS或UMOS结构。但是，由于碳化硅的临界击穿电场强度较高，UMOS凹槽弯角处的氧化层电场往往很高，超过氧化层所能承受的范围，导致破坏性失效。同时，由于SiC-SiO2界面比Si-SiO2界面电荷密度高，一般在7×1011～5×1012 cm-2×eV-1范围，受SiC-SiO2界面的影响，碳化硅DMOS或UMOS的沟道电子等效迁移率低到只有1～7 cm2/V.s，使沟道电阻远大于漂移区电阻，成为决定器件通态比电阻大小的主要成分。研究发现，这个问题不解决，碳化硅MOSFET的通态比电阻甚至比硅MOSFET还高。为此，Baliga提出了一种被称作ACCUFET的结构设计，如图3所示。这里，字母ACCU取自accumulation。这种结构的特点是用p+ 隐埋层在栅氧化层下的n- 表面产生一极薄的耗尽区。隐埋的深度和n-区杂质浓度要选择得能使氧化层与隐埋层之间的n- 区完全被p+n- 结的内建电势耗尽，从而构成一个常闭型场效应器件。用正栅压将n- 耗尽区转换成电子累积区，器件即被开通。这种结构通过p+n- 结对栅氧化物下半导体层的屏蔽，有效地将氧化物中的电场强度限制在1 MVcm-2左右的安全范围内。加上栅氧化层采用淀积而非热生长的方式形成，明显地降低了器件的通态比电阻。采用这种结构，2000年已有用4H-SiC实现阻断电压2000V以上，最高可达7000V的报导，其通态比电阻要比硅ACCUFET 低250倍。
碳化硅MESFET和JFET是另一类非常有特色和潜在应用价值的场效应器件。由于这一类器件没有SiC-SiO2界面，其沟道载流子的等效迁移率较高，对 6H-SiC和4H-SiC都能达到300 cm2/（V×s），因而将碳化硅MESFET作为微波器件来开发。早期的理论计算表明，碳化硅MESFET的微波功率产生能力有可能达到10 GHz、65 W （ 4W/mm ）。近几年的研发实践证明这一目标完全可以实现。
隐埋栅JFET因为没有对使用温度有较大限制的肖特基接触，其工作温度较高，可作为耐高温大功率器件使用。2000年, 4H-SiC JFET 的研发水平达到1800 V，这是一个1.5 A纵向导电器件，其芯片面积 2.3 mm2，通态比电阻 24.5 mWcm2。该器件靠隐埋栅和p+n- 结自建电场在漂移区产生的耗尽层形成常闭状态。若同时在上下栅极上加正偏压，使导电沟道展宽，则通态比电阻将随之缩小。实验器件的芯片大小为1.9´1.9 mm2, 有源区面积2´10-2 cm2，n- 外延层杂质浓度为7´1014 cm-3，厚度为75 mm。该器件的阻断电压高达5.5 kV，栅压加到2.6 V时的通态比电阻只有218 mWcm2。
与JFET属于同一种类型的碳化硅静电感应晶体管（SIT）也是微波功率器件的主要研发对象，其主要用途是微波加热。1998年已有频率1.3 GHz，脉冲输出功率400 W的报道。
2.3碳化硅功率双极器件
用碳化硅可以制造阻断电压很高的双极器件，譬如高压pin二极管和晶闸管等。按理论计算，设计一个反向阻断电压为25 kV的碳化硅pin二极管，其n- 区杂质浓度只须低到5´1013 cm-3，厚度只要0.2 mm，少子寿命只须20ms。如果用硅做一个同样的器件，则其n- 区的杂质浓度须低到1012 cm-3，厚度至少2 mm，少子寿命还须高达400ms。显然，用硅来做耐压这样高的器件是不可能的，而对碳化硅则不难。
碳化硅pn结二极管通常用液相外延法或气相外延法制成p+n-n结构，分平面型和台面型。习惯上，人们也将其称为pin二极管。目前常见报道的碳化硅pin二极管使用的材料是6H-SiC和4H-SiC，也有使用硅衬底上的异质外延3C-SiC的，但反向电压承受能力最高的还是用6H-SiC和4H-SiC制造的器件。高压碳化硅pin二极管也要采用终端保护，但一切适合于高压硅器件的终端技术原则上也都对碳化硅适用。目前，接近20 kV的碳化硅pin二极管已见报道。日本的Sugawara 研究室采用JTE（Junction Termination Extension）终端技术，用4H-SiC做出了12 kV和19 kV的台面型pin二极管，这两种器件的n- 区杂质浓度分别为2´1014cm-3和8´1013 cm-3，厚度分别为0.12 mm和0.2 mm。这些实验数据已比较接近上述的理论预期值，表明实用碳化硅二极管的阻断电压主要受轻掺杂厚外延技术的限制。
随着硅功率MOS和IGBT的推广应用，硅大功率双极晶体管（BJT）已逐渐淡出电力电子技术的应用舞台。但是碳化硅器件研发热潮的掀起，也引起了一些研究者对开发碳化硅BJT的兴趣，因为BJT毕竟不像MOSFET那样会遇到氧化层品质严重影响器件特性的问题。碳化硅BJT的基本结构。早期工作主要使用6H-SiC和3C-SiC材料，近几年倾向于使用 4H-SiC。这主要是因为3C-SiC的衬底问题还未能很好解决，而6H-SiC和4H-SiC的大尺寸晶体生长技术发展很快，但6H-SiC的电子迁移率没有4H-SiC的高。开发碳化硅BJT的主要问题是提高电流增益。早期6H-SiC BJT的电流增益只有10左右，这主要受基区载流子复合的限制。而缩短基区以适应短寿命载流子输运要求的办法，又会使基区横向电阻增高。比较有希望的解决办法是用宽禁带材料做发射极，用行之有效的异质结结构来提高少数载流子的注入效率，并保持基区的低电阻。由于碳化硅原本就有多种禁带宽度不同的同质异晶型，异质结的实现应不困难。例如可用液相外延法在3C-SiC上外延6H-SiC，或在6H-SiC上外延4H-SiC作宽禁带发射极。2001年，阻断电压高达1800 V 的4H-SiC BJT的电流增益已可达到20。
与硅晶闸管类似，若将图6所示结构中的n+集电区换成p+ 薄层，作成pnpn 结构，即构成碳化硅晶闸管。这种器件在兼顾开关频率、功率处置能力和高温特性方面最能发挥碳化硅的材料特长。与碳化硅功率MOS相比，对3000V以上的阻断电压，其通态电流密度可以高出几个数量级，因而特别适合于交流开关方面的应用。对于直流开关方面的应用，则是碳化硅GTO（门极可关断晶闸管）之所长。
第一个用6H-SiC制作晶闸管的报道发表于1994年。该项研究用n+ 型6H-SiC做衬底，用外延法生长n型或p型长基区。限于当时的材料水平，具有6.5 mm 厚、掺杂浓度为2.7´1015 cm-3 的n型长基区的器件只能承受98 V 正向阻断电压，而具有8 mm 厚、掺杂浓度为1.8´1016 cm-3 的p型长基区的器件却能承受600 V 正向阻断电压。第一个用4H-SiC制作晶闸管的报道发表于1995年, 其阻断电压也是600 V。由于当前对阻断电压4500 V以上的GTO需求量很大，最近对碳化硅晶闸管的研发活动开始向GTO集中。2000年已有阻断电压高达3100 V，50℃下关断增益仍高达41的4H-SiC GTO的报道。
关于碳化硅IGBT的研究和开发工作起步较晚，2000年才首次有所报道。
3 碳化硅器件的材料与制造工艺
在半导体科学与技术的发展进程中，碳化硅材料与器件的研发起步较早但其前期进展十分缓慢，其原因主要在于碳化硅晶体生长技术的特殊性。这个问题在1990年前后得到初步解决之后，马上就出现了碳化硅器件蓬勃发展的局面，这在很大程度上得益于碳化硅器件工艺对硅器件工艺的极大兼容和借鉴。所以，一旦材料制备工艺臻于成熟，碳化硅器件和集成电路就会比其他化合物半导体的器件和集成电路发展更快。
3.1 碳化硅材料制备
由于碳化硅在常压下难以生成熔体，加热到2400°C 左右就会升华，因而难以象一般晶体那样通过籽晶在熔体中的缓慢生长来制备单晶，大多采用升华法让籽晶直接在碳化硅蒸汽中生长。其难度自然比锗、硅、砷化镓等常用半导体的制备困难得多，以至碳化硅晶体和晶片市场长期由Cree公司独家经营，直径30mm左右的高密度缺陷晶片都曾卖到过每片1000美圆以上的高价。尽管目前欧洲、日本以及美国的其他公司（例如Sterling-ATMI 和Litton-Airtron）也能生产和出售碳化硅晶片，但世界范围内研究和生产碳化硅器件使用的4H-SiC和6H-SiC晶片仍主要由Cree公司提供。售价也仍然那样高，只不过直径增大到40-50mm，缺陷密度已大大降低。Cree 公司早在1999年的碳化硅及其相关材料国际会议（ICSCRM）上就展示了100mm大直径4H-SiC和6H-SiC晶片样品，并于当年10月开始出售直径75mm的晶片，但迄今为止仍以出售50mm晶片为主。不过，其微管缺陷密度越来越低，现已降到100cm-2 以下，优质晶片的微管密度已达到不超过15cm-2的水平。从器件制造的角度，要求碳化硅晶体生长技术的进一步改善能满足生产直径超过100mm、微管密度低于 0.5cm-2、位错密度低于 104 cm-2的优质晶锭的要求。
微管是一种肉眼都可以看得见的宏观缺陷，其密度直接决定着碳化硅器件有效面积的大小。在碳化硅晶体生长技术发展到能彻底消除微管缺陷之前，大圆片二极管和晶闸管之类的大功率电力电子器件就难以用碳化硅来制造。不过，微管可能只是4H-SiC和6H-SiC这样具有立方与六方混合结构的晶体所特有的缺陷。纯立方结构的3C-SiC虽然迄今尚无晶锭问世，但日本的Hoya公司已宣称可以生长厚达2mm的6英寸无位错薄片，而且在这种晶片中未发现微管。如果微管确实只是一种与晶体结构有关而与生长工艺关系不大的本征缺陷，那么，开发3C-SiC的晶体生长技术对发展碳化硅电力电子器件以及整个电力电子技术的意义也就不言而喻了。
制造碳化硅电力电子器件目前仍主要采用4H-SiC或6H-SiC晶片为衬底，以高阻外延层作为反向电压的阻断层。因此，高阻厚外延技术成为碳化硅外延工艺的研发重点。碳化硅的气相同质外延一般要在1500°C以上的高温下进行，由于有升华的问题，温度不能太高，一般不能超过1800°C，因而生长速率较低。液相外延温度较低、速率较高，但产量较低。目前，碳化硅同质外延一般还只能做到杂质浓度低于 1015 cm-3、厚度不超过50mm的水平。
3.2 碳化硅器件工艺
虽然碳化硅器件工艺和设备都与硅器件有很强的兼容性，但也远不是可以原封不动地照搬。与硅相比，碳化硅器件工艺的温度一般要高得多。碳化硅晶片较小、易碎、透明、而且价格昂贵，大公司的生产线较难适应，倒是一些大学实验室比较灵活，成为开发碳化硅器件工艺的主力。
掺杂是最基本的器件工艺。由于一般杂质在碳化硅中的扩散系数跟在SiO2中一样低，在适合于对碳化硅进行有效杂质扩散的温度下，SiO2已失去了对杂质的掩蔽作用，而且碳化硅本身在这样的高温下也不稳定，因此不宜采用扩散掺杂，而主要靠离子注入和材料制备过程中的伴随掺杂来满足制造碳化硅器件的需要。
在碳化硅材料的气相生长过程中,n 型掺杂一般用电子级纯度的氮做掺杂剂，p 型掺杂一般使用三甲基铝。n 型离子注入的杂质一般也是氮。氮离子注入对晶格的损伤比较容易用退火的方式消除。p 型离子注入的杂质一般也是铝。由于铝原子比碳原子大得多，注入对晶格的损伤和杂质处于未激活状态的情况都比较严重，往往要在相当高的衬底温度下进行，并在更高的温度下退火。这样就带来了晶片表面碳化硅分解、硅原子升华的问题。残留碳如果能形成石墨态碳膜，会对阻止表面继续分解起一定作用。于是，尺寸与碳比较相当的硼也成为常用的 p 型注入杂质。目前，p 型离子注入的问题还比较多，从杂质选择到退火温度的一系列工艺参数都还需要优化，而 p 型离子注入对提高功率MOS的沟道迁移率又十分重要。
栅氧化物与碳化硅之间的界面缺陷对功率MOS的沟道迁移率也有十分重要的影响，因而栅氧化物的生长或淀积十分关键。除类似于硅的热氧化之外，碳化硅还可用燃烧法生长栅氧化物，而且这种方法产生的界面态密度较低。用热氧化法在NO中生长栅氧化物也能降低界面态的密度。就同样的栅氧化物生长方法而言，6H-SiC比4H-SiC的沟道迁移率要高一些；而就体材料中的载流子迁移率而言，是4H-SiC比6H-SiC高。这说明4H-SiC的氧化物界面缺陷问题比较严重。
使用1400 °C高温快速退火法， n 型和 p 型4H-SiC的欧姆接触都可以做到单位面积接触电阻低达10-5 Wcm2量级的水平，所用的电极材料分别是Ni 和 Al 。不过这种接触在400 °C以上的热稳定性较差。对 p 型4H-SiC采用Al/Ni/W/Au 复合电极 可以把热稳定性提高到600 °C 100 小时，不过其接触比电阻高达10-3 Wcm2。采用 TaC和 AlSi 合金电极也可获得类似效果。6H-SiC比4H-SiC容易获得低阻欧姆接触，其接触比电阻可低达10-6 Wcm2 。
在高压硅器件中采用的多数终端技术和钝化技术，比如场板、场环和结终端等也适用与碳化硅器件。除此而外，在结终端注入大剂量Ar或B，借损伤晶格形成高阻区，起类似于硅功率器件中半绝缘多晶硅（SIPOS）的作用，也有明显效果。若在 Ar、B 离子注入后再在600 °C退火，器件的反向特性还会进一步改善.
用等离子体刻蚀法在半导体表面挖槽，在许多新型硅器件的研制中发挥了积极作用。这种方法对碳化硅功率器件的研制也是一种重要手段。但是，利用高能离子在碳化硅表面刻槽往往会在槽壁表面产生高密度缺陷。这些缺陷使载流子的表面散射加剧，是UMOS和具有类似结构的碳化硅器件沟道电子迁移率严重下降的主要原因。同时，槽壁粗糙还引起栅压下降和栅极漏电流过大的问题。
4 结束语
碳化硅材料的卓越性能和碳化硅器件初露的优良特性及其更大的潜在优势激励着人们对之抱有不减的热情和希望，对碳化硅电力电子器件的研究与开发因此而蓬勃开展，逐渐深入，进展越来越快。以碳化硅MOSFET为例，从1992年开始研制这种器件起，在起初的三、四年间，其阻断电压基本上是每13个月翻一番，随后则几乎每半年就翻一番。当然，对电力电子器件而言，碳化硅的材料优势并不仅仅在于提高器件的耐压能力。碳化硅电力电子器件要真正进入市场与硅器件竞争，更重要的一面还在其能大幅度降低功率消耗的潜力。已上市的碳化硅肖特基势垒二极管和仍在实验室里的其他碳化硅功率器件都证实了这一点。这是碳化硅作为制造电力电子器件的一种新材料而使电力电子技术的节能优势更加充分发挥的切入点。碳化硅与硅在电力电子技术领域竞争的另一优势是能够兼顾器件的功率和频率，以及耐高温。这些正好都是电力电子技术的进一步发展对器件提出的基本要求，而硅和砷化镓在这些方面都有很大的局限性。
随着碳化硅晶体生长技术和器件制造技术的进一步完善，今后几年内各种碳化硅电力电子器件都会在成品率、可靠性和价格获得较大所改善，从而进入全面推广应用的阶段。这极有可能引发电力电子技术的一场新的革命。因此，碳化硅电力电子器件的诞生和开发是电力电子技术在世纪之交的一次革命性进展。
