1 引言
电磁兼容(EMC)是指设备或系统在所处的电磁环境中能正常工作且不对该环境中任何其他事物构成不能承受的电磁骚扰的能力。电磁兼容技术是一门迅速发展的交叉学科，涉及电子、计算机、通信、航空航天、铁路交通、电力、军事以至人民生活各个方面。在当今信息社会，随着电子技术、计算机技术的发展，一个系统中采用的电气及电子设备数量大大增加，而且电子设备的频带日益加宽，功率逐渐增大，灵敏度提高，连接各种设备的电缆网络也越来越复杂，特别随着数字化产品的不断问世，其电磁兼容性的设计越来越引起人们的重视。因为高速数字电路工作时，会产生大量的高频干扰信号，处理不好，不仅影响本身性能，而且还会影响周围环境。如VCD视盘机MPEG1视频数据率和音频数据率之和约1.5Mb/s;DVD MPEG2音视频可变码率平均为4.69Mb/s，最大速率达10.7Mb/s， 处理系统又与高速的存储器配合使用进行数据的读写。随着码率的不断提高，数字信号处理的速度越来越快，产生与速度成正比的大量干扰脉冲，频率越来越高，幅度越来越大，这对产品的抗干扰设计带来更大的难度，也是产品品质高低的关键所在。若处理不当，将影响音视频的质量和读盘纠错能力。严重时高频干扰脉冲会通过电源或空间辐射出来，影响周围电子设备的正常工作。
现以Car-VCD机为例讨论数字AV产品的抗干扰设计。
2 数字电路的常见干扰噪声
对数字AV产品的数字信号处理系统来说，常见的噪声有以下几种。
1)电源噪声：主要由于受DSP电路、CPU、动态存储器件和其它数字逻辑电路在工作过程中逻辑状态高速变换造成系统电流和电压变化产生的噪声、温度变化时的直流噪声以及供电电源本身产生的噪声。
2)地线噪声：系统内各部分的地线之间出现电位差或存在接地阻抗引起的接地噪声。
3)反射噪声：传输线路各部分的特性阻抗不同或与负载阻抗不匹配时，所传输的信号在终端(或临界)部位产生反射，使信号波形发生畸变或产生振荡。
4)扰噪声：由于扁平电缆或束捆导线等传输线之间，印制电路板内平行印制导线之间的电磁感应以及高速开关电流通过分布电容等寄生参数把无用信号成分叠加在目的信号上引起的噪声。
3 抑制干扰噪声的措施
3.1 电源和地线噪声的抑制
在车用CD、VCD中大量地应用CMOS数字器件和数字模拟混合器件，当设备工作时这些器件同时工作会使电路板内的电源电压和地电平波动，导致信号波形产生尖峰过冲或衰减振荡，造成数字IC电路的噪声容限下降而引起误动作。其原因是数字IC的开关电流在电源线、地线上形成的电压降与印制条和元器件引脚的分布电感所形成的感应电压降，两者起作用的结果。由于车用VCD中有多条高频数字信号线，因此，电源和地线的干扰相当严重。其次，由于一部分CMOS电路是数字模拟混合器件，如D/A转换器件，根据CMOS的基本理论，数字和模拟电路形成在同一个类型芯片上，如只有数字部分电源VDD供电，尽管模拟电源未接，VDD的电能会转换到模拟部分上去，VDD电压依然会出现于模拟电源VOC脚上。同样，VDD上存在的噪声亦会出现在VOC上，由于VDD和VOC上的噪声作用造成数模混合电路，如音频D/A PCM1710的THD+N和动态范围下降，影响整机的性能。
为抑制电源和地线噪声，笔者认为在车用VCD设计中可采取以下措施：(1)、选用贴片元件和尽可能缩短元件的引脚长度，以减小元件分布电感的影响；选用噪声容限大的数字IC。(2)、在VDD及VOC电源端尽可能靠近器件接入滤波电容，以缩短开关电流的流通途径，用10μF铝电解和0.1μF独石电容并联接在电源脚上。对于MPEG板主电源输入端和MPEG解码芯片以及DRAM、SDRAM等高速数字IC的电源端可用钽电解电容代替铝电解电容，因为高频时钽电解的对地阻抗比铝电解小得多。(3)、印制板布局时，要将模拟电路区和数字电路区合理地分开，电源和地线单独引出，电源供给处汇集到一点；PCB布线时，高频数字信号线要用短线，主要信号线最好集中在PCB板中心，时钟发生电路应在板中心附近，时钟扇出应采用菊链式或并联布线，电源线尽可能远离高频数字信号线或用地线隔开。(4)、印制板的电源线和地线印制条尽可能宽，以减小线电阻，从而减小公共阻抗引起的干扰噪声。(5)、对数模混合电路，VDD与VOC应连到模拟电源VOC，AGND与DGND接到模拟地AGND。根据BB，PHILIPS，ALPINE公司实验结果，建议把D/A器件视为模拟器件，MPEG电路与D/A器件连接中，D/A器件必须置于AGND上，同时要提供一条数字回路供这些数字噪声/能量反馈回信号源，以减小数字器件的噪声对模拟电路的影响，使D/A器件的动态特性提高。
根据实测VCD机MPEG解压板数字电源VDD与模拟电源VOC的噪声电平，得知电源上叠加的噪声电平已相当小，VDD噪声电平与VOC噪声电平波形基本一致，且数字电源噪声电平(VPP=85mV)明显大于模拟电源的噪声电平，这说明这些干扰脉冲主要由数字信号产生的。
3.2 反射干扰噪声的抑制
在数字信号处理系统中，时钟信号和数字信号传输因其传输线路始端和终端阻抗不匹配，所传输信号会在阻抗不连续处产生反射，使传输的信号波形出现上冲、下降和振荡。反射还会降低器件噪声容限。加大延迟时间，如传输线传输时间与所传输的延迟时间大致相同，引起的反射会带来严重后果，有的使传输的信息产生错误，有的使电压超过电路的极限值影响电路的正常工作。
通常情况下，传输线是无损耗线，单位长度传输线的传输时间t=(LC)1/2，特性阻抗ZO=(L/C)1/2，其中C，L为单位长度传输线的分布电容和分布电感。传输线最大匹配线长度lmax=tτv／k，式中，tτ为传输信号的前沿时间，v为电磁波在传输线中的传播速度，用聚乙烯线时为2×108m/s，k为经验常数，常取4-5。如果传输线的长度超过lmax，应在其始端和终端进行阻抗匹配。否则由于阻抗不匹配就会造成信号严重畸变。这里笔者以VCD机机芯DSP信号输出端至MPEG板之间传输线为例进一步加以说明。用长10cm束捆线和长60cm扁平电缆作传输线进行对比实验,先用束捆线作实验，用YOKOGAWA DL-1540数字波器测得DSP输出端和MPEG板输入端的波形基本一致，上升沿时间tτ10 ns，其lmax=50cm，因此束捆线长度小于lmax，故不必进行阻抗匹配。若把束捆线换成长60cm的扁平电缆，根据波形知，换成扁平电缆后，波形畸变明显变大，主要是上升沿变差，上升时间tτ变大和波形的峰谷比变大。其原因是扁平电缆的长度大于lmax，传输电缆要作长线处理，其阻抗必须进行匹配。DSP输出的上升时间变长是由于反射至DSP输出端反射波反射系数有正有负而形成波峰和波谷使上升时间变长，DATA，LRCK波形也有类似情况。
上述比较实验显示，要想抑制反射干扰，就要设法使发送端和终端的阻抗匹配，或者把传输线的长度尽可能缩短，即l
1)DSP输出端加适当电阻使之与束捆线和扁平电缆的特性阻抗基本一致，使发送端的阻抗基本匹配，以抵消数字信号脉冲上升／下降的过冲。
2)把束捆线的长度缩短为l<
3)用终端二极管取代匹配电阻，此法已广泛应用于数字IC的芯片制作中，作为输入输出端的匹配和保护网络。这种匹配方法有以下优点：能改善终端波形;对发送端的电平高低没有影响；补设方便，同机有多个负载时达到最佳匹配；具有保护作用，有效抑制过冲脉冲。
4)加整形电路可减小因连接线不匹配引起干扰噪声，整形电路通常加在输入端前，但要注意不能使信号产生新的相位变化。
3.3 数字信号的串扰抑制
所谓串扰是指信号传输线在传输信号的过程中，在其相邻信号线上引起严重的干扰噪声，大多发生在扁平电缆、束捆导线或印制板电路上平行的印制导线之间。串扰的强弱与相邻2信号线之间的互阻抗和信号本身的阻抗有关。下面讨论扁平电缆的串扰问题。
现代数字AV产品中，广泛使用扁平电缆做连接导线，虽有很多优点，但若使用不当，很易发生串扰，影响数字产品的正常工作。扁平电缆的各导线之间均有分布电容，经测量，每10cm长的相邻导线间的分布电容约3pF。频率为100MHz时，1pF电容的阻抗为1.6kΩ，而且扁平电缆导线的分布电容与其长度成正比，布线较长时串扰更严重。以VCD机为例，信号为数百千赫兹、数兆赫兹的方波和10～20MHz的时钟信号，其含有的几十倍的高次谐波，信号频谱最高的近数百兆赫兹，这种高频分量极易通过扁平电缆各导线之间的分布电容相互串扰。通过对比实验，分别用60cm长扁平电缆和10cm长的束捆线连接DSP与MPEG板，得知，60cm扁平电缆上的干扰明显比l0cm长束捆线上的干扰大得多，说明扁平电缆分布电容与长度成正比，干扰又与分布电容成正比。如把DSP输出端的BCK时钟断开，LRCK干扰点明显减少和干扰脉冲幅度下降。由此说明干扰大部分来自BCK方波信号，控制好导线间距离可降干扰。在车用VCD中采取了以下措施。
1)尽可能缩短信号线的传输长度。
2)在多种电平的信号传输时，应尽量把前后沿时间相近的同级电平信号划为一组传输。DATA，BCK，LRCK信号与主时钟之间用一根地线相互隔离。必要时用屏蔽线代替束捆线来传输MCLK和BCK时钟，减小串扰和辐射。
3)在双面印制板布线时，正面传输高频数字信号和时钟信号，在其传输印制电路背面尽可能加大接地面积，这样由于平行导线间的分布电容在导线接近地平面时会变小的缘故，信号线之间串音干扰会减小；在MPEG芯片，DRAM，SDRAM及其它高速数字器件印制板布线时，其背面布上大片地线，地线旁路屏蔽器件产生的高频脉冲噪声。
4 系统的抗干扰设计
实际上，电源线电流变化产生的感应压降、数字信号传输的反射干扰和数字信号间的串扰相互之间有着密切联系且密不可分。反映在数字信号处理系统中，其危害性最大的是高频脉冲噪声。所以，抑制高频脉冲噪声是数字AV产品电磁兼容性设计的重要组成部分。
如在VCD整机调试过程中遇到整机工作时功能出错，通过内置检测程序检测CPU和MPEG芯片CL680A1连接处，用示波器观察HRDY和HCK上的高频毛刺较大，采用在HRDY上并联一个51pF电容，用触发器对HCK进行整形，用内置检测程序检测数据通信的准确率达到100％，整机工作完全正常。为提高系统的抗干扰性能，在数字AV产品中可采用如下措施。
1)增加总线的抗干扰能力。采用三态门方式总线结构，总线加上拉电阻使总线在瞬间处于稳定的高电平而消除总线处于电压不稳定的悬浮状态，总线须加缓冲器。
2)用软件消除干扰。在系统设计时，虽在硬件上作了种种改进，但不可能完全消除干扰，如出现系统“死机”和数据传输错误等，从软件着手可加以改进：使用监控计时器(Watch Dog Timer)来检测系统是否受干扰，一旦系统受到干扰则立即采取中断系统重新初始化后再启动，以消除干扰影响。采用软件容错技术就是承认故障和错误是客观事实，并考虑采取措施来消除、抑制、减小其造成的影响。
3)提高系统控制信号抗干扰能力。在系统中通常有RESET，STB等控制线，CPU与其控制器件的传输距离较远且控制线阻抗较高，易受脉冲噪声干扰，在被控器件的对等控制信号端并接一个20pF电容以消除干扰，而对RESET等控制信号并接0.01μF电容，干扰问题也可解决。对控制线加缓冲驱动器，使控制线的阻抗变低，也具有抑制干扰的作用。
4)IC未用端的处理。对未用端一定要妥善处理，否则噪声很容易通过分布电容对电路造成干扰。如TTL、CMOS电路的不用端加1～10kΩ的上拉电阻，触发器不用的输出端并联一个小容量的陶瓷电容等。
5 结束语
国际上十分重视电子产品的EMC设计，欧美、日本等的电子产品的电磁兼容标准是强制执行的。在汽车数字AV产品设计、试制过程中，应把EMC设计作为设计过程的重要一环，从元件选购、电路板设计及整机整体布局应严格按照数字电路的抗干扰设计要求。
